晶體管的制程大小一直是計(jì)算技術(shù)進(jìn)步的硬指標(biāo)。晶體管越小，同樣體積的芯片上就能集成更多，這樣一來(lái)處理器的性能和功耗都能會(huì)獲得巨大進(jìn)步。

    多年以來(lái)，技術(shù)的發(fā)展都在遵循摩爾定律，即當(dāng)價(jià)格不變時(shí)，集成電路上可容納的元器件的數(shù)目，約每隔18-24個(gè)月便會(huì)增加一倍，性能也將提升一倍。換言之，每一美元所能買(mǎi)到的電腦性能，將每隔18-24個(gè)月翻一倍以上。眼下，我們使用的主流芯片制程為14nm，而明年，整個(gè)業(yè)界就將開(kāi)始向10nm制程發(fā)展。

    不過(guò)放眼未來(lái)，摩爾定律開(kāi)始有些失靈了，因?yàn)閺男酒�的制造�?lái)看，7nm就是物理極限。一旦晶體管大小低于這一數(shù)字，它們?cè)谖锢硇螒B(tài)上就會(huì)非常集中，以至于產(chǎn)生量子隧穿效應(yīng)，為芯片制造帶來(lái)巨大挑戰(zhàn)。因此，業(yè)界普遍認(rèn)為，想解決這一問(wèn)題就必須突破現(xiàn)有的邏輯門(mén)電路設(shè)計(jì)，讓電子能持續(xù)在各個(gè)邏輯門(mén)之間穿梭。

    此前，英特爾等芯片巨頭表示它們將尋找能替代硅的新原料來(lái)制作7nm晶體管，現(xiàn)在勞倫斯伯克利國(guó)家實(shí)驗(yàn)室走在了前面，它們的1nm晶體管由納米碳管和二硫化鉬（MoS2）制作而成。MoS2將擔(dān)起原本半導(dǎo)體的職責(zé)，而納米碳管則負(fù)責(zé)控制邏輯門(mén)中電子的流向。

    眼下，這一研究還停留在初級(jí)階段，畢竟在14nm的制程下，一個(gè)模具上就有超過(guò)10億個(gè)晶體管，而要將晶體管縮小到1nm，大規(guī)模量產(chǎn)的困難有些過(guò)于巨大。

    不過(guò)，這一研究依然具有非常重要的指導(dǎo)意義，新材料的發(fā)現(xiàn)未來(lái)將大大提升電腦的計(jì)算能力。